PATENT ABSTRACTS OF JAPAN

(11) Publication number: 62054987 A

(43) Date of publication of application: 10.03.87

(51) Int. Cl H01S 3/18

(21) Application number: 60193737 (71) Applicant: HITACHI LTD

(22) Date of filing: 04.09.85 (72) Inventor: NAKATSUKA SHINICHI ONO YUICHI KAJIMURA TAKASHI


(54) SEMICONDUCTOR LASER

(57) Abstract:

PURPOSE: To prevent a crystal defect from occurring or the lifetime of a semiconductor laser from decreasing by etching a P-type clad layer by an insulator mask such as SiO₂ or Si₃N₄ formed in a stripe on the layer out of stripe, and conducting burying with GaAs.

CONSTITUTION: After an N-type $Ga_{0.55}AI_{0.45}As$ clad layer 2, an undoped $Ga_{0.86}$ $Al_{0.14}As$ active layer 3, a P-type $Ga_{0.55}AI_{0.45}As$ clad layer 4, a P-type GaAs cap layer 8 are sequentially crystalline-grown on an N-type GaAs substrate 1, an SiO2 mask 13 is formed, and the stripe exterior is etched with an etchant of phosphoric acid series except the P-type clad layer 0.1@0.3µm. The thus formed structure is again buried with N-type GaAs film 9 by an MOCVD method. When the azimuth of the stripe is (110) direction, a grown from the ridge side occurs, and sharp projections are generated at both sides of the stripe. Thus, the angle 14 to the surface of the substrate of the ridge side is reduced to 100° or less by setting the azimuth of the stripe to (110) or by a dry etching method. Thus, it can prevent a crystal defect from guiding to the light emitting region.

COPYRIGHT: (C)1987,JPO&Japio



· 19 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-54987

@Int.Cl.4

識別記号

庁内整理番号

49公開 昭和62年(1987)3月10日

H 01 S 3/18

7377-5F

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称 半導体レーザ装置

②特 頭 昭60-193737

纽出 願 昭60(1985)9月4日

⑫発 明 者 中 塚 慎 一 国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中

央研究所内

砂発 明 者 小 野 佑 一 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

砂発 明 者 梶 村 俊 国分寺市東恋ケ藩1丁目280番地 株式会社日立製作所中

央研究所内

①出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男 外1名

明 細 猫

発明の名称 半導体レーザ装置

特許請求の範囲

1. 少なくとも第一の半導体階と、該第一の半導 体潜をはさむように散けた、眩半導体層より広 い禁制帯幅で導電型の互いに異なる第二、及び 第三の半導体層を有し、第三の半導体層のスト ライプ状の部分を除いて第三の半導体層を、活 性層で発生した光がしみだすに十分な深さまで 光吸収のある第四の半導体層により置きかえた 半導体レーザ構造を、該第三の半導体層を第三 の半導体層の上にストライプ状に設けたSiOz 又はSi,N,などの絶縁物マスクを用いてエッチ ングし、絶縁物の上には結晶成長せず、ストラ イブ外部にのみ結晶成長が行われるMOCVD法 により期四の半導体を形成する事を特徴とする 半導体レーザにおいて、絶縁物マスクにより保 護され、エッチングされずに残るリッジ状の部 分の斜辺が落板表面に対し、100度以下の角 **度を有することを特徴とする半導体レーザ装置。**

発明の詳細な説明

本発明は、横モード安定な発振を行うことのできる半導体レーザの製造方法に係り、特に半導体レーザの発光領域以外でのもれ電流が少なく、且つ発光領域内に結晶欠陥が導入されにくくすることにより信頼性も向上した半導体レーザの製造方法に関する。

[発明の背景]

Phys. Lett. Vol. 3 7(8), p. 2 6 2, 1980) 診照)、光吸収層により電流狭搾と導波路の形成を同時に行つたものであるが、この構造をMOCVD やMBEなどの無非平衡状態での結晶成長を用いて形成する場合、段差上への結晶成長に伴う結晶欠陥や、二回成長の成長界面が低気的、光学的に活性な領域に有るため染子の借頼性を低下させていた。

[発明の目的]

_ 12. . . .

本発明は、従来構造の自己整合型半導体レーザ において問題であつた、段差のある基板上への結 品成長に伴う結晶欠陥と、二回成長の成長界面の 欠陥による素子寿命の低下を防止する半導体レー ザの作製方法を提供することにある。

[発明の概要]

本発明は、従来構造の自己整合型半導体レーザ において問題であつた、段差のある基板上への結 品成長に伴り結晶欠陥と、二回成長の成長界面の 欠陥による素子料命の低下を防止するため電流と 光の密度が大きいストライブの内を(GaA4)As

グ液を用いて、ストライプ外部をp型クラッド層 を 0.1 ~ 0.3 μ m 残してエッチングした。第 3 図 は、この段階での第子の断面構造を示す。とのよ 5 にして作製した構造を、再びMOCVD法により n-GaAs9により埋込んだ。ここで、ストライ ブの方位を(110)方向とした場合、第4図の ように、リッジ側面からの成長が起とりストライ プの両がわに鋭い突起が出来るため、ストライプ の方位を(110)とするか、若しくはドライエ ッチを用いるなどの方法により、リッジ側面の基 板装面に対する角度14を1,00度以下にすると とが必要である。との場合SiO.膜の上に結晶成 長がおとらないMOCVD法の特性のためSiOz 膜 は駑出したままとなり、埋込成長後にフツ酸系の エッチング液により取り除くことが出来た。この 構造にp電極としてCr/AulOをn電極とし T AuGeNi/Cr/Aullを蒸踏し300μm 角にへきかいしてレーザチップとした。

实施例2

第2の実施例として、p形クラッド層をpー

で埋めるかわりに、ストライブ外部のp型クラット間の上にストライブ状に散けたSiО;又はSi、Niなどの絶縁物マスクを用いてp型クラッド層をエッチングし、絶縁物の上には結晶成長せず、ストライブ外部にのみ結晶成長が行われるMOCVD 法により、GaAsで埋め込むことにより導放路を形成する半導体レーザの作製方法に関するものである。

[発明の採施例]

以下本発明の実施例を図に従い説明する。 郵施例 1

第1図に、本実施例による半導体レーザの断面 構造を示す。との構造の作製工程は以下のとおり である。

n-GaAs基板1上に常圧MOCVD法によりn-Gao.ssALo.4sAsクラッド暦2、アンドーブGao.ssALo.14As活性暦3、p-Gao.ssALo.4sAsクラッド階4、p-GaAsキャップ層8を順次結晶成長した後、通常のフォトリンクラフ技術を用いてSiOzマスク13を設けリン酸系のエンチン

Gao.ss A Lo.ss As 暦 4 一届とするかわりに p ー Gao.ss A Lo.ss As 暦 4 と p ー Gao.ss A Lo.ss As 暦 1 2 の二層構造とした第 5 図のような構造の案子を試作した。 ここで、 p ー Gao.7 A Lo.s As 暦 4 の 厚みを 0.1 ~ 0.3 μm とした。 この構造では、沃 業系のエッチング液を用いる事により、 p ー Gao.s A Lo.s As 届 1 2 を p ー Gao.s A Lo.s As 届 4 に対して選択的に取り除く事が出来る。以下、 実 施例 1 と同様なプロセスにより半導体レーザチップを作製した。

図面の簡単な説明

第1図は実施例1の半導体レーザの断面構造図、第2図は従来の自己整合形半導体レーザの断面構造図、第3図は埋込成長前の実施例1の半導体レーザの断面構造図、第4図は(1T0)方向のストライブに埋込成長を行つた時の断面構造図、第5図は実施例2の半導体レーザの断面構造図である。

1 …n-GaAs基板、2…n-Ga_{0.85}A L_{0.46}As クラッド層、3…アンドープ (Ja_{0.86}A L_{0.14}As 活

特開昭62-54987 (3)

性層、 4 … p-Ga0.ss A Lo.4s A s クラッド階、 5 … p-GaAs 光吸収階、 6 … p-(GaAL) A s 廣、 7 … p-GaAs 、8 … p-GaAs キャップ階、 9 … n-GaAs 暦、 10 … C r / A u、 11 … AuGeNi/Cr/Au、 12 … p-Gao.s A Lo.s A s 屬、 13 … SiOz マスク、 14 … 基板とリッジ側 面の左す角度

